課程大綱

?

一、FPGA課程概要

?

1）FPGA功耗需求；

2）Xilinx功耗評估器（XPE）電子 數(shù)據(jù)表；

3）實驗1：使用XPE 做功耗評估、Xilinx 功耗分析器（XPA）；

4）實驗 2：使用XPA 做功耗評估；

5）實驗 3：動態(tài)功耗評估、功耗管理軟件選項；

6）實驗 4：功耗管理軟件選項、功耗管理設計技術(shù)、I/O 資源的功耗最優(yōu)化、7 系列功耗管理特性、如何解決功耗問題、最壞情況的發(fā)熱計算（可選）、K7 FPGA功耗管理特性。GA功耗最優(yōu)化

?

二、時序約束

?

1）實驗 1：Vivado IDE 數(shù)據(jù)庫——利用 Vivado IDE 數(shù)據(jù)庫設置設計屬性

2）實驗 2：Vivado IDE 時鐘——為設計時鐘資源創(chuàng)建完整的XDC約束，執(zhí)行設計并查看時鐘報告以驗證結(jié)果；

3）實驗 3：IO 約束——創(chuàng)建源同步設計的輸入和輸出時序約束，同時將生成有效的時序報告驗證時序結(jié)果；

4）實驗 4：時序異常——使用時序約束窗口輸入時序異常的相關(guān)XDC約束，并通過時序報告驗證時序結(jié)果；

5）實驗 5：高級IO時序——為源同步DDR接口做時序約束，執(zhí)行靜態(tài)時序分析以確定最優(yōu)化時鐘和數(shù)據(jù)的最大設置和保持時間的盈余量。最后，調(diào)整數(shù)據(jù)延遲實現(xiàn)最優(yōu)化時序；

6）實驗 6：時序收斂和設計轉(zhuǎn)化——學習如何基于 7 系列架構(gòu)最優(yōu)化常規(guī)的處理器設計 ，通過基本設計修改來影響專有硬件的使用、設計速度和器件利用率

1、UltraFast 設計方法

1）UltraFast設計方法： 創(chuàng)建設計

2、設計技術(shù)

1）同步設計技術(shù){講座}

2）復位**

3）寄存器復制

3、UltraScale結(jié)構(gòu)中的時鐘

1）時鐘資源**

4、Versal ACAP結(jié)構(gòu)中的時鐘

1）Versal ACAP：時鐘結(jié)構(gòu)

5、UltraScale結(jié)構(gòu)中的I/O

1）I/O邏輯資源

6、Versal ACAP結(jié)構(gòu)SelectIO資源

1）SelectIO資源

2）Versal ACAP中時鐘和I/O資源**

7、IP集成器

1）生成和封裝定制化 IP ** ?

2）使用 IP Container* ?

3）使用 IP 集成器進行設計***（案例研究）

8、時序—interdediate

1）時序約束編輯器

2）時鐘網(wǎng)絡報告* ?

3）時序摘要報告* ?

4）時鐘組約束* ?

5）介紹時序例外***

無*項為講座， *項為講座和演示，**項為講座和實驗，***項為講座、演示和實驗