課程大綱

?

一、FPGA課程概要

?

1）FPGA功耗需求；

2）Xilinx功耗評(píng)估器（XPE）電子 數(shù)據(jù)表；

3）實(shí)驗(yàn)1：使用XPE 做功耗評(píng)估、Xilinx 功耗分析器（XPA）；

4）實(shí)驗(yàn) 2：使用XPA 做功耗評(píng)估；

5）實(shí)驗(yàn) 3：動(dòng)態(tài)功耗評(píng)估、功耗管理軟件選項(xiàng)；

6）實(shí)驗(yàn) 4：功耗管理軟件選項(xiàng)、功耗管理設(shè)計(jì)技術(shù)、I/O 資源的功耗最優(yōu)化、7 系列功耗管理特性、如何解決功耗問題、最壞情況的發(fā)熱計(jì)算（可選）、K7 FPGA功耗管理特性。GA功耗最優(yōu)化

?

二、時(shí)序約束

?

1）實(shí)驗(yàn) 1：Vivado IDE 數(shù)據(jù)庫——利用 Vivado IDE 數(shù)據(jù)庫設(shè)置設(shè)計(jì)屬性

2）實(shí)驗(yàn) 2：Vivado IDE 時(shí)鐘——為設(shè)計(jì)時(shí)鐘資源創(chuàng)建完整的XDC約束，執(zhí)行設(shè)計(jì)并查看時(shí)鐘報(bào)告以驗(yàn)證結(jié)果；

3）實(shí)驗(yàn) 3：IO 約束——?jiǎng)?chuàng)建源同步設(shè)計(jì)的輸入和輸出時(shí)序約束，同時(shí)將生成有效的時(shí)序報(bào)告驗(yàn)證時(shí)序結(jié)果；

4）實(shí)驗(yàn) 4：時(shí)序異常——使用時(shí)序約束窗口輸入時(shí)序異常的相關(guān)XDC約束，并通過時(shí)序報(bào)告驗(yàn)證時(shí)序結(jié)果；

5）實(shí)驗(yàn) 5：高級(jí)IO時(shí)序——為源同步DDR接口做時(shí)序約束，執(zhí)行靜態(tài)時(shí)序分析以確定最優(yōu)化時(shí)鐘和數(shù)據(jù)的最大設(shè)置和保持時(shí)間的盈余量。最后，調(diào)整數(shù)據(jù)延遲實(shí)現(xiàn)最優(yōu)化時(shí)序；

6）實(shí)驗(yàn) 6：時(shí)序收斂和設(shè)計(jì)轉(zhuǎn)化——學(xué)習(xí)如何基于 7 系列架構(gòu)最優(yōu)化常規(guī)的處理器設(shè)計(jì) ，通過基本設(shè)計(jì)修改來影響專有硬件的使用、設(shè)計(jì)速度和器件利用率

1、UltraFast 設(shè)計(jì)方法

1）UltraFast設(shè)計(jì)方法： 創(chuàng)建設(shè)計(jì)

2、設(shè)計(jì)技術(shù)

1）同步設(shè)計(jì)技術(shù){講座}

2）復(fù)位**

3）寄存器復(fù)制

3、UltraScale結(jié)構(gòu)中的時(shí)鐘

1）時(shí)鐘資源**

4、Versal ACAP結(jié)構(gòu)中的時(shí)鐘

1）Versal ACAP：時(shí)鐘結(jié)構(gòu)

5、UltraScale結(jié)構(gòu)中的I/O

1）I/O邏輯資源

6、Versal ACAP結(jié)構(gòu)SelectIO資源

1）SelectIO資源

2）Versal ACAP中時(shí)鐘和I/O資源**

7、IP集成器

1）生成和封裝定制化 IP ** ?

2）使用 IP Container* ?

3）使用 IP 集成器進(jìn)行設(shè)計(jì)***（案例研究）

8、時(shí)序—interdediate

1）時(shí)序約束編輯器

2）時(shí)鐘網(wǎng)絡(luò)報(bào)告* ?

3）時(shí)序摘要報(bào)告* ?

4）時(shí)鐘組約束* ?

5）介紹時(shí)序例外***

無*項(xiàng)為講座， *項(xiàng)為講座和演示，**項(xiàng)為講座和實(shí)驗(yàn)，***項(xiàng)為講座、演示和實(shí)驗(yàn)