
曙海教學(xué)優(yōu)勢(shì)
本課程面向企事業(yè)項(xiàng)目實(shí)際需要,秉承二十一年積累的教學(xué)品質(zhì),Xilinx軟件異構(gòu)加速平臺(tái)培訓(xùn)-以項(xiàng)目實(shí)現(xiàn)為導(dǎo)向,老師將會(huì)與您分享設(shè)計(jì)的全流程以及工具的綜合使用經(jīng)驗(yàn)、技巧。線上/線下/上門皆可,Xilinx軟件異構(gòu)加速平臺(tái)培訓(xùn)-專家,課程可定制,熱線:4008699035。
曙海的課程培養(yǎng)了大批受企業(yè)歡迎的工程師。曙海的課程在業(yè)內(nèi)有著響亮的知名度。大批企業(yè)和曙海
建立了良好的合作關(guān)系,20多年來(lái),合作企事業(yè)單位以達(dá)30多萬(wàn)。
課程安排
一、 介紹Vitis軟件和入手教程
1.Vitis軟件平臺(tái)原理、軟件界面和開(kāi)發(fā)流程介紹
2.異構(gòu)加速kernel的創(chuàng)建、接口、生成和調(diào)用,用硬件代替軟件算法提高算力。
3.ZYNQ和PYNQ系列開(kāi)發(fā)板介紹,鏡像安裝和升級(jí),硬件搭建和網(wǎng)絡(luò)配置。
4.用Vitis創(chuàng)建Hello World、Memory、設(shè)備測(cè)試和FSBL鏡像啟動(dòng)等項(xiàng)目并在系列開(kāi)發(fā)板上運(yùn)行。
二、介紹HLS C++硬件加速和IP封裝原理、HLS軟件,并通過(guò)GUI和Tcl 創(chuàng)建HLS若干教程,熟悉了解HLS技術(shù)。
1.Vivado HLS硬件加速原理、開(kāi)發(fā)語(yǔ)言、開(kāi)發(fā)流程、加速方法pipeline和unroll、array partition和reshape等。
2.使用Vivado HLS GUI界面創(chuàng)建HLS C++項(xiàng)目,CSIM仿真驗(yàn)證,SYNTH綜合,COSIM RTL驗(yàn)證并打包成IP核,并運(yùn)用Analysis和Resource分析timing和violation。
3.使用Tcl命令創(chuàng)建、驗(yàn)證、綜合和打包HLS C++項(xiàng)目,并比較不同優(yōu)化方法的Latency、Interval和資源利用率。
4.學(xué)習(xí)使用IP集成器設(shè)計(jì)調(diào)用和打包IP核,創(chuàng)建一個(gè)項(xiàng)目包含Tcl生成的兩個(gè)IP核,調(diào)用一個(gè)Xilinx FFT IP核,打包并驗(yàn)證設(shè)計(jì)。
三、 學(xué)習(xí)Xilinx定制嵌入式Linux軟件工具Petalinux軟件及重要概念。
1.定制Linux工具Petalinx軟件原理和開(kāi)發(fā)流程介紹。
2.工程文件參數(shù)配置、本地sstate-cache和根文件系統(tǒng)配置介紹。
3.網(wǎng)絡(luò)連接、鏡像源和域名服務(wù)器的配置。
4.定制模塊module、層layer、應(yīng)用app和軟件包package的方法。
5.開(kāi)機(jī)自啟動(dòng)程序配置方法。
6.設(shè)備樹(shù)的概念和設(shè)置
7.開(kāi)發(fā)板編譯功能的設(shè)計(jì)方法,再不用交叉編譯。
8.硬件設(shè)計(jì)的升級(jí)方法。
9.啟動(dòng)串口輸出內(nèi)容介紹與故障診斷。
10.鏡像文件BOOT、image.ub和root文件介紹。
11.SD啟動(dòng)盤的制作和燒寫。
四、 定制一個(gè)完整的VITIS異構(gòu)加速平臺(tái)。
1.使用vivado設(shè)計(jì)含異構(gòu)加速功能的ZYNQ硬件平臺(tái)。
2.使用Petalinux定制含異構(gòu)加速驅(qū)動(dòng)的ZYNQ Linux軟件平臺(tái)。
3.使用Vitis創(chuàng)建應(yīng)用程序調(diào)用平臺(tái),完成設(shè)計(jì)目的。
五、 學(xué)習(xí)使用Vitis軟件GUI和命令行開(kāi)發(fā)基于RTL、C、C++或OpenCL C的FPGA硬件加速項(xiàng)目,進(jìn)行評(píng)估、分析和優(yōu)化,以掌握異構(gòu)加速項(xiàng)目的設(shè)計(jì)方法,其中第5個(gè)例程可能選擇其他異構(gòu)加速項(xiàng)目。
1.使用Vitis創(chuàng)建RTL向量加法器項(xiàng)目,并運(yùn)用Vitis Analyzer對(duì)時(shí)間線和DDR傳輸性能進(jìn)行分析。
2.使用Vitis C++/OpenCL分別使用界面方法和使用命令行創(chuàng)建向量加法器項(xiàng)目,由Vitis調(diào)用Vivado HLS生成硬件kernel,運(yùn)行仿真,并在系列開(kāi)發(fā)板上進(jìn)行測(cè)試。
3.使用HLS常用優(yōu)化方法對(duì)前面的例程項(xiàng)目進(jìn)行優(yōu)化和仿真,用Vitis Analyzer獲得HLS報(bào)告,分析觀察優(yōu)化前后的加速器運(yùn)行狀態(tài)和性能。
4.介紹Vitis Opencv視覺(jué)硬件加速庫(kù)技術(shù),創(chuàng)建加速項(xiàng)目對(duì)圖像進(jìn)行處理。
5.用Vitis設(shè)計(jì)數(shù)字濾波器有限長(zhǎng)單位沖激響應(yīng)(FIR)濾波器,并進(jìn)行軟件和硬件仿真。